LAE5UM-25F-7BG381E LA-ECP5 Field Programmable Gate Array (FPGA) IC 197 1032192 24000 381-FBGA

HCPL-2611-020E Logic Output Optoisolator 10MBd Schottky Clamped 5000Vrms 15kV/μs

Fitur dariLAE5UM-25F-7BG381E

* Kepadatan Logika yang lebih tinggi untuk peningkatan integrasi sistem
 * 12K sampai 44K LUT
 * 197 sampai 203 I/O yang dapat diprogram oleh pengguna
* SERDES tertanam
 * 270 Mb/s, hingga 3,2 Gb/s, antarmuka SERDES (ECP5UM Automotive)
 * Mendukung eDP dalam RDR (1,62 Gb/s) dan HDR(2,7 Gb/s)
 * Hingga empat saluran per perangkat: PCI Express,Ethernet (1GbE, XAUI, dan SGMII,), dan CPRI
* sysDSPTM
 * Arsitektur irisan yang sepenuhnya terjun
 * 12 sampai 160 irisan untuk perkalian dan akumulasi kinerja tinggi
 * Operasi ALU 54-bit yang kuat
 * Pembagian Waktu Multiplexing MAC Sharing
 * Pengelompokan dan pemotongan
 * Setiap irisan mendukung
 * Setengah 36 x 36, dua 18 x 18 atau empat 9 x 9 pengganda
 * Operasi 18 x 36 MAC dan 18 x 18 Multiply-Multiply-Accumulate (MMAC) lanjutan
* Sumber daya memori yang fleksibel
 * Hingga 1.944 Mb sysMEMTM Embedded Block RAM (EBR)
 * 194K sampai 351K bit RAM terdistribusi
* sysCLOCK PLL analog dan DLL
 * Empat DLL dan empat PLL di LAE5-45; dua DLL dan dua PLL di LAE5-25 dan LAE5-12
* Sumber Sinkron I / O yang sudah dirancang sebelumnya
* DDR register di sel I/O
 * Fungsi penyusunan baca/tulis khusus
 * Logika gear khusus
 * Sumber dukungan standar sinkron
 * ADC/ DAC, 7:1 LVDS, XGMII
 * Perangkat ADC/DAC Kecepatan Tinggi
 * Dukungan memori khusus DDR2/DDR3 dan LPDDR2/LPDDR3 dengan logika DQS, hingga 800 Mb/s data rate
* Programmable sysI/OTM Buffer Dukungan Wide
Rentang Antarmuka
 * Penghentian pada chip
 * LVTTL dan LVCMOS 33/ 25/18/15/12
 * SSTL 18/15 I, II
 * HSUL12
 * LVDS, Bus-LVDS, LVPECL, RSDS, MLVDS
 * subLVDS dan SLVS, antarmuka input MIPI D-PHY
* Konfigurasi perangkat yang fleksibel
 * Bank bersama untuk konfigurasi I/O
 * Antarmuka flash boot SPI
 * Gambar dual-boot didukung
 * Slave SPI
 * TransFRTM I/O untuk pembaruan lapangan sederhana
* Dukungan Pengurangan Gangguan Acara Tunggal (SEU)
 * Soft Error Detect Embedded hard macro
 * Koreksi Kesalahan Lembut  Tanpa menghentikan operasi pengguna
 * Soft Error Injection Emulate SEU event untuk debug sistem error handling
* Dukungan Tingkat Sistem
 * Sesuai dengan IEEE 1149.1 dan IEEE 1532
 * Reveal Logic Analyzer
 * Osilator on-chip untuk inisialisasi dan penggunaan umum
 * 1.1 V sumber daya inti

Deskripsi dariLAE5UM-25F-7BG381E

Keluarga ECP5 Automotive perangkat FPGA dioptimalkan untuk memberikan fitur kinerja tinggi seperti
sebuah arsitektur DSP yang ditingkatkan, SERDES kecepatan tinggi dan antarmuka sinkron sumber kecepatan tinggi dalam
kain FPGA yang ekonomis.

Klasifikasi Lingkungan & EksporLAE5UM-25F-7BG381E